This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 2003 EPO. All rts. reserv.

17441594

Basic Patent (No, Kind, Date): JP 2001318626 A2 20011116 < No. of Patents: 002>

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): YAMAZAKI SHUNPEI

IPC: *G09F-009/30; G02F-001/1335; G02F-001/1368; H01L-021/3205;

H01L-029/786; H01L-021/336

Derwent WPI Acc No: G 02-273852 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2001318626 A2 20011116 JP 2000135602 A 20000509 (BASIC)

TW 497122 B 20020801 TW 90105335 A 20010307

Priority Data (No, Kind, Date):

JP 2000135602 A 20000509

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

07090974 **Image available**

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

PUB. NO.: 2001-318626 [JP 2001318626 A]

PUBLISHED: November 16, 2001 (20011116)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 2000-135602 [JP 2000135602]

FILED: May 09, 2000 (20000509)

INTL CLASS: G09F-009/30; G02F-001/1335; G02F-001/1368; H01L-021/3205;

H01L-029/786; H01L-021/336

ABSTRACT

PROBLEM TO BE SOLVED: To provide a means to form a recessed and projected part to prevent mirror reflection of a pixel electrode without increasing the number of processes.

SOLUTION: In the method for manufacturing a reflection type liquid crystal display device, a projected part to produce recesses and projections on the surface of the pixel electrode and to scatter light is formed by using the same photomask as used for the formation of a channel-etch TFT, and the recessed and projected part (having a radius of curvature r in the projected part) is formed on the surface of the pixel electrode 108d.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-318626

(P2001-318626A) (43)公開日 平成13年11月16日(2001.11.16)

テーマコード(参考)				
91				
92				
94				
33				
.10				
最終頁に続く				
顧人 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半				
)				


最終頁に続く

(54) 【発明の名称】半導体装置およびその作製方法

(57)【要約】

【課題】 工程を増やすことなく、画素電極の鏡面反射 を防ぐ凸凹を形成する手段を提供する。

【解決手段】反射型の液晶表示装置の作製方法において、画素電極の表面に凹凸を持たせて光散乱性を図るための凸部の形成をチャネル・エッチ型TFTの形成と同じフォトマスクで行い、画素電極108dの表面に凸凹(凸部において曲率半径 r を有する)を形成する。



画素電極の凸部の曲率半径 r を示す図

【特許請求の範囲】

【請求項1】絶縁表面上にゲート電極と、前記ゲート電極上の絶縁膜と、前記絶縁膜上の半導体層と、前記半導体層上のn型半導体層と、前記n型半導体層上の導電層とを含むTFTと、

絶縁表面上に複数の凸部と、

前記複数の凸部と接し、且つ、凸凹の表面を有し、且 つ、前記TFTと電気的に接続された画素電極と、を有 することを特徴とする半導体装置。

【請求項2】請求項1において、前記表面に凸凹を有す 10る画素電極における凸部の曲率半径 r は、0. $1\sim4\,\mu$ m、好ましくは0. $2\sim2\,\mu$ mであることを特徴とする 半導体装置。

【請求項3】請求項1または請求項2において、前記複数の凸部は、前記TFTのゲート電極と同じ材料で形成された材料層と、前記TFTの絶縁膜と同じ材料で形成された材料層と、前記TFTの半導体層と同じ材料で形成された材料層と、前記TFTのn型半導体層と同じ材料で形成された材料層と、前記導電層と同じ材料で形成された材料層との積層物であることを特徴とする半導体20装置。

【請求項4】請求項3において、前記凸部を構成する積層物のうち、前記TFTのゲート電極と同じ材料で形成された材料層をパターニングしたマスクと、前記TFTの半導体層と同じ材料で形成された材料層をパターニングしたマスクは異なることを特徴とする半導体装置。

【請求項5】請求項3または請求項4において、前記凸部を構成する積層物のうち、前記TFTの半導体層と同じ材料で形成された材料層と、前記TFTのn型半導体層と同じ材料で形成された材料層と、前記導電層と同じ30材料で形成された材料層は、同じマスクを用いて形成されたことを特徴とする半導体装置の作製方法。

【請求項6】請求項1乃至5のいずれか一において、前記複数の凸部のうち、高さが異なる複数の凸部を有することを特徴とする半導体装置。

【請求項7】請求項1乃至6のいずれか一において、前記複数の凸部のうち、積層構造が異なる複数の凸部を有することを特徴とする半導体装置。

【請求項8】請求項1乃至7のいずれか一において、前 記半導体装置は、前記画素電極がAlまたはAgを主成 40 分とする膜、またはそれらの積層膜からなる反射型の液 晶表示装置であることを特徴とする半導体装置。

【請求項9】請求項1乃至8のいずれか一において、前 記半導体層は、非晶質半導体膜であることを特徴とする 半導体装置。

【請求項10】請求項1乃至9のいずれか一において、前記ゲート電極は、A1、Cu、Ti、Mo、W、Ta、NdまたはCrから選ばれた元素を主成分とする膜またはそれらの合金膜またはそれらの積層膜からなることを特徴とする半導体装置。

【請求項11】請求項1乃至10のいずれか一において、

第1の着色層と第2の着色層の積層からなる第1の遮光 部と

前記第1の着色層と第3の着色層の積層からなる第2の 遮光部とを有し、

前記第1の遮光部及び前記第2の遮光部は、任意の画素電極と、該画素電極と隣り合う画素電極との間に重なって形成されていることを特徴とする半導体装置。

【請求項12】請求項11において、前記第1の遮光部の反射光量と前記第2の遮光部の反射光量は、それぞれ異なることを特徴とする半導体装置。

【請求項13】請求項11または請求項12において、 前記第1の着色層は赤色であることを特徴とする半導体 装置。

【請求項14】請求項11乃至13のいずれか一において、前記第2の着色層は青色であることを特徴とする半導体装置。

【請求項15】請求項11乃至14のいずれか一において、前記第3の着色層は緑色であることを特徴とする半導体装置。

【請求項16】請求項11乃至15のいずれか一において、前記第1の遮光部および前記第2の遮光部は、対向基板に設けられていることを特徴とする半導体装置。

【請求項17】請求項1乃至16のいずれか一において、前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、または電子遊技機器である。

0 【請求項18】絶縁表面上に第1の導電膜をパターニングして第1の導電層を形成する第1の工程と、

前記第1の導電層上に絶縁膜と、半導体膜と、n型半導体膜とを積層形成する第2の工程と、

n型半導体膜上に第2の導電膜を形成する第3の工程 と、

前記第1の導電層と重なる半導体膜と、前記半導体膜と 重なるn型半導体膜と、前記n型半導体膜と重なる第2 の導電膜とをパターニングして、前記第1の導電層と前 記絶縁膜と前記半導体層と前記n型半導体層と第2の導 電層との積層構造からなる凸部を形成する第4の工程 と、

前記凸部を覆う画素電極を形成する第5の工程とを有 し

前記画素電極は前記凸部と重なり、表面に凸凹を有していることを特徴とする半導体装置の作製方法。

【請求項19】請求項18において、前記第1の工程と同時にゲート電極を形成し、

前記第4の工程と同時に半導体層、n型半導体層、第2 の導電層を形成し、

50 前記第5の工程と同時に前記半導体層の一部を除去し、

1

且つ、前記n型半導体層からなるソース領域及びドレイン領域と、前記第2の導電層からなるソース電極及びドレイン電極とを形成してチャネル・エッチ型のTFTを形成することを特徴とする半導体装置の作製方法。

【請求項20】請求項18または請求項19において、前記画素電極は、凸部と同じ工程で形成されたチャネル・エッチ型のTFTと電気的に接続していることを特徴とする半導体装置の作製方法。

【請求項21】請求項18乃至20のいずれか一において、前記半導体装置は、前記画素電極がAlまたはAgを主成分とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴とする半導体装置の作製方法。

【請求項22】請求項18乃至21のいずれか一において、前記絶縁膜、前記半導体膜、及び前記n型半導体膜は、大気に曝されることなく連続的に形成することを特徴とする半導体装置の作製方法。

【請求項23】請求項18乃至21のいずれか一において、前記絶縁膜、前記半導体膜、前記n型半導体膜は、プラズマCVD法により形成することを特徴とする半導体装置の作製方法。

【請求項24】請求項18乃至21のいずれか一において、前記絶縁膜、前記半導体膜、前記n型半導体膜は、スパッタ法により形成することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ (以下、TFTという)で構成された回路を有する半導 体装置およびその作製方法に関する。例えば、液晶表示 30 パネルに代表される電気光学装置およびその様な電気光 学装置を部品として搭載した電子機器に関する。

【0002】なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されてい 40 る。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

【0004】従来から画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択され50

た画素電極と該画素電極に対応する対向電極との間に電 圧が印加されることによって、画素電極と対向電極との 間に配置された液晶層の光学変調が行われ、この光学変 調が表示パターンとして観察者に認識される。

【0005】アクティブマトリクス型液晶表示装置には 大きく分けて透過型と反射型の二種類のタイプが知られ ている。

【0006】特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要が高まっている。

【0007】なお、反射型の液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。また、カラー表示するためのカラーフィルタは対向基板に貼りつけられている。そして、素子基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。一般に反射型の液晶表示装置における画素電極は、アルミニウム等の光反射率の高い金属材料からなり、薄膜トランジスタ(以下、TFTと呼ぶ)等のスイッチング素子に電気的に接続している。

【0008】このようなアクティブマトリクス型の電気 光学装置の用途は広がっており、画面サイズの大面積化 とともに高精細化や高開口率化や高信頼性の要求が高ま っている。また、同時に生産性の向上や低コスト化の要 求も高まっている。

【0009】従来では、300℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型(若しくはボトムゲート型)のTFTが多く用いられている。

【0010】また、カラーフィルタは、R(赤)、G(緑)、B(青)の着色層と、画素の間隙だけを覆う遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。また、遮光マスクは、一般的に金属膜(クロム等)または黒色顔料を含有した有機膜で構成されている。このカラーフィルタは、画素に対応する位置に形成され、これにより画素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電極と一致する位置を指す。

[0011]

【発明が解決しようとする課題】従来、アクティブマトリクス型の電気光学装置は、写真蝕刻(フォトリソグラフィー)技術により、最低でも5枚以上のフォトマスクを使用してTFTを基板上に作製していたため製造コストが大きかった。生産性を向上させ歩留まりを向上させ

るためには、工程数を削減することが有効な手段として 考えられる。

【0012】具体的には、TFTの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。

【0013】このフォトマスクを1枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の 10 成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、問題となっていた。

【0014】また、反射型の液晶表示装置において、従来では、画素電極を形成した後、サンドプラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させていた。

【0015】また、カラーフィルタの遮光マスクとして 金属膜を用いた従来の液晶表示パネルでは、他の配線と の寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、カラーフィルタの遮光マスクと して黒色顔料を含有した有機膜を用いた場合、製造工程 が増加するという問題が生じていた。

【0016】本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、TFTを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。

【0017】また、本発明では、工程を増やすことなく、画素電極の鏡面反射を防ぐ凸凹を形成する作製方法を提供することを課題としている。

[0018]

【課題を解決するための手段】上記課題を解決するために、本発明では、反射型の液晶表示装置の作製方法において、画素電極の表面に凹凸を持たせて光散乱性を図るための凸部の形成をTFTの形成と同じフォトマスクで行うことを特徴とする。なお、この凸部は配線(ゲート配線、ソース配線)及びTFT部以外の表示領域となる領域に適宜設ける。そして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。こうすることによってマスク数の増加させることなく画素電極の表面に凸凹を形成することを可能とする。

【0019】本明細書で開示する発明の構成は、絶縁表面上にゲート電極と、前記ゲート電極上の絶縁膜と、前記絶縁膜上の半導体層と、前記半導体層上のn型半導体層と、前記n型半導体層上の導電層とを含むTFTと、絶縁表面上に複数の凸部と、前記複数の凸部と接し、且つ、凸凹の表面を有し、且つ、前記TFTと電気的に接 50

続された画素電極と、を有することを特徴とする半導体 装置である。

【0020】上記構成において、前記表面に凸凹を有する画素電極における凸部の曲率半径 r は、0. $1\sim4~\mu$ m、好ましくは0. $2\sim2~\mu$ mであることを特徴としている。

【0021】上記各構成において、前記複数の凸部は、前記TFTのゲート電極と同じ材料で形成された材料層と、前記TFTの絶縁膜と同じ材料で形成された材料層と、前記TFTの半導体層と同じ材料で形成された材料層と、前記TFTのn型半導体層と同じ材料で形成された材料層と、前記導電層と同じ材料で形成された材料層との積層物であることを特徴としている。

【0022】また、上記各構成において、前記凸部を構成する積層物のうち、前記TFTのゲート電極と同じ材料で形成された材料層をパターニングしたマスクと、前記TFTの半導体層と同じ材料で形成された材料層をパターニングしたマスクは異なることを特徴としている。

【0023】また、上記各構成において、前記凸部を構成する積層物のうち、前記TFTの半導体層と同じ材料で形成された材料層と、前記TFTのn型半導体層と同じ材料で形成された材料層と、前記導電層と同じ材料で形成された材料層は、同じマスクを用いて形成されたことを特徴としている。

【0024】また、上記各構成において、前記複数の凸部のうち、高さが異なる複数の凸部を有することを特徴としている。

【0025】また、上記各構成において、前記複数の凸部のうち、積層構造が異なる複数の凸部を有することを特徴としている。

[0026] また、上記各構成において、前記半導体装置は、前記画素電極がA1またはAgを主成分とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴としている。

【0027】また、上記各構成において、前記半導体層は、非晶質半導体膜であることを特徴とする半導体装置。

行うことを特徴とする。なお、この凸部は配線(ゲート 【0028】また、上記各構成において、前記ゲート電配線、ソース配線)及びTFT部以外の表示領域となる 極は、Al、Cu、Ti、Mo、W、Ta、Ndまたは領域に適宜設ける。そして、凸部を覆う絶縁膜の表面に 40 Crから選ばれた元素を主成分とする膜またはそれらの 合金膜またはそれらの積層膜からなることを特徴として れる。こうすることによってマスク数の増加させること いる。

【0029】また、本発明は、遮光マスク(ブラックマトリクス)を用いることなく、TFT及び画素間を遮光する画素構造を特徴としている。遮光する手段の一つとして、対向基板上に遮光部として2層の着色層を積層した膜(赤色の着色層と青色の着色層との積層膜、あるいは赤色の着色層と緑色の着色層との積層膜)を素子基板のTFTと重なるよう形成することも特徴としている。

【0030】本明細書では、「赤色の着色層」とは、着色

層に照射された光の一部を吸収し、赤色の光を抽出するものである。また、同様に「青色の着色層」とは、着色層に照射された光の一部を吸収し、青色の光を抽出するものであり、「緑色の着色層」とは、着色層に照射された光の一部を吸収し、緑色の光を抽出するものである。

【0031】また、上記発明の各構成において、第1の 着色層と第2の着色層の積層からなる第1の遮光部と、 前記第1の着色層と第3の着色層の積層からなる第2の 遮光部とを有し、前記第1の遮光部及び前記第2の遮光 部は、任意の画素電極と、該画素電極と隣り合う画素電 10 極との間に重なって形成されていることを特徴としてい る。

【0032】上記構成において、前記第1の遮光部の反射光量と前記第2の遮光部の反射光量は、それぞれ異なることを特徴としている。また、前記第1の着色層は赤色である。また、前記第2の着色層は青色である。また、前記第3の着色層は緑色である。

【0033】また、上記構成において前記第1の遮光部および前記第2の遮光部は、対向基板に設けられていることを特徴としている。

【0034】加えて、本発明では、チャネル・エッチ型のボトムゲートTFT構造を採用し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行うことを特徴とする。こうすることによってマスク数の低減を可能とする。

【0035】また、上記構造を実現するための発明の構成は、絶縁表面上に第1の導電膜をパターニングして第1の導電層を形成する第1の工程と、前記第1の導電層上に絶縁膜と、半導体膜と、n型半導体膜とを積層形成する第2の工程と、n型半導体膜上に第2の導電膜を形成する第3の工程と、前記第1の導電層と重なる半導体膜と、前記半導体膜と重なるの導電膜とをパターニングして、前記第1の導電層と前記絶縁膜と前記半導体層と前記 n型半導体層と第2の導電層との積層構造からなる凸部を形成する第4の工程と、前記凸部を覆う画素電極を形成する第5の工程とを有し、前記画素電極は前記凸部と重なり、表面に凸凹を有していることを特徴とする半導体装置の作製方法である。

【0036】上記作製工程において、前記第1の工程と同時にゲート電極を形成し、前記第4の工程と同時に半導体層、n型半導体層、第2の導電層を形成し、前記第5の工程と同時に前記半導体層の一部を除去し、且つ、前記n型半導体層からなるソース領域及びドレイン領域と、前記第2の導電層からなるソース電極及びドレイン電極とを形成してチャネル・エッチ型のTFTを形成することを特徴とする半導体装置の作製方法である。

【0037】また、上記作製工程において、前記画素電極は、凸部と同じ工程で形成されたチャネル・エッチ型のTFTと電気的に接続していることを特徴としてい

る。

【0038】また、上記作製工程において、前記半導体装置は、前記画素電極がAlまたはAgを主成分とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴としている。

【0039】また、上記作製工程において、前記絶縁 膜、前記半導体膜、及び前記n型半導体膜は、大気に曝 されることなく連続的に形成することを特徴としてい る。

0 【0040】また、上記作製工程において、前記絶縁膜、前記半導体膜、前記n型半導体膜は、プラズマCV D法により形成することを特徴としている。

【0041】また、上記作製工程において、前記絶縁 膜、前記半導体膜、前記n型半導体膜は、スパッタ法に より形成することを特徴としている。

[0042]

【発明の実施の形態】本願発明の実施形態について、図1~図4、図6、及び図10を用いて以下に説明する。 【0043】本発明は、画素部において、画素TFTと同味に4部107を形成し、その上に形成される画表質

同時に凸部107を形成し、その上に形成される画素電極108dの表面に凹凸部を持たせている。

【0044】また、本発明は、図1に示すように画素電極108dの凸部の曲率半径rを、 $0.1\sim4\mu$ m、好ましくは $0.2\sim2\mu$ mとすることによって、画素電極108dの鏡面反射を防ぐことを特徴としている。

【0045】なお、本発明は、この画素電極108dの 鏡面反射を防ぐ凸凹を作製するにあたって、図2~図4 に示すように、追加する作製工程数を必要としないこと を特徴としている。

【0046】凸部107は、図2~図4に示すように、 ゲート配線形成時のマスクパターンまたは画素電極形成 時のマスクパターンを用いて形成する。また、ここで は、凸部107として、画素TFTの作製時に成膜され た第1の導電層101cと、絶縁膜102bと、半導体 層103cと、n型半導体層104cと、第2の導電層 105cとの積層物を用いた例を示したが、特に限定さ れることなく、これらの膜の単層または組み合わせた積 層を用いることができる。例えば、図2~図4における 容量部に示したように半導体層、n型半導体層、第2の 導電層との積層物からなる凸部を形成してもよいし、第 40 1の導電層と、絶縁膜との積層物からなる凸部を形成し てもよい。こうすることによって、工程数を増加させる ことなく複数種類の高さを有する凸部を形成することが できる。また、相互に近接する凸部は、それぞれ0.1 μm以上、好ましくは1μm以上隔離する。

【0047】なお、ここでは第1の導電層101cと半 導体層103cとの大きさが異なる凸部を形成した例を 示したが、特に限定されない。なお、凸部の大きさはラ ンダムであるほうが、より反射光を散乱させるため望ま 50 しい。例えば、径方向の断面が多角形であってもよい

し、左右対称でない形状であってもよい。例えば、図1 0 (A) ~ (G) で示された形状のうち、いずれのもの でもよい。また、凸部を規則的に配置しても不規則に配 置してもよい。

【0048】また、凸部の配置は、画素部の表示領域と なる画素電極の下方にあたる領域であれば特に限定され ない。図6に画素上面図の一例を示したが、図6におい ては、容量配線101dと画素電極が重なる領域も表示 領域となるため、容量配線101dと絶縁膜102bと 半導体層、n型半導体層、第2の導電層との積層物によ 10 って画素電極の表面に凸凹を形成している。

【0049】また、凸部の大きさ(上面から見た面積) も特に限定されないが $1 \mu m^2 \sim 400 \mu m^2$ の範囲内、 好ましくは25~100 μ m'であればよい。

【0050】このようにして、本発明は、作製工程数を 増やすことなく、表面に凸凹を有する画素電極を形成す ることができる。

【0051】ここでは、凸部に接して画素電極を形成し た例を示したが、絶縁膜で覆った後、マスクを1枚追加 してコンタクトホールを形成してもよい。

【0052】絶縁膜で凸部を覆う場合は、表面に凸凹が 形成され、その上に形成される画素電極の表面も凸凹化 される。この画素電極の凸部の高さは0.3~3μm、 好ましくは $0.5\sim1.5\mu$ mとする。この画素電極の 表面に形成された凸凹によって、図4に示すように入射 光を反射する際に光を散乱させることができる。

【0053】なお、絶縁膜としては、無機絶縁膜や有機 樹脂膜を用いることができる。この絶縁膜の材料によっ て画素電極の凸凹の曲率を調節することも可能である。 なお、また、絶縁膜として有機樹脂膜を用いる場合は、 粘度が10~1000cp、好ましくは40~200c pのものを用い、十分に凸部の影響を受けて表面に凸凹 が形成されるものを用いる。ただし、蒸発しにくい溶剤 を用いれば、有機樹脂膜の粘度が低くても凸凹を形成す ることができる。

【0054】また、絶縁膜として、無機絶縁膜を用いれ ばパッシベーション膜として機能する。

【0055】以上の構成でなる本願発明について、以下 に示す実施例でもってさらに詳細な説明を行うこととす る。

[0056]

【実施例】 [実施例1] 本発明の実施例を図2~図6を 用いて説明する。本実施例は液晶表示装置の作製方法を 示し、基板上に画素部のTFTとしてチャネル・エッチ 型を形成し、該TFTに接続する保持容量を作製する方 法について工程に従って詳細に説明する。また、同図に は該基板の端部に設けられ、他の基板に設けた回路の配 線と電気的に接続するための端子部の作製工程を同時に 示す。

100にはコーニング社の#7059ガラスや#173 7 ガラスなどに代表されるパリウムホウケイ酸ガラスや アルミノホウケイ酸ガラスなどのガラス基板を用いるこ とができる。その他に、石英基板、プラスチック基板な どの透光性基板を使用することもできる。

【0058】次いで、第1の導電膜を基板全面に形成し た後、第1のフォトリソグラフィー工程を行い、レジス トマスクを形成し、エッチングにより不要な部分を除去 して配線及び電極(ゲート電極を含むゲート配線101 b、第1の導電層101c、容量配線101d、及び端 子101a)を形成する。この第1の導電層101c は、ゲート配線とソース配線とで囲まれた領域、即ち画 素電極が形成されて表示領域となる領域に配置する。な お、第1の導電層101cの形状は特に限定されず、径 方向の断面が多角形であってもよいし、左右対称でない 形状であってもよい。例えば、第1の導電層101cの 形状は円柱状や角柱状であってもよいし、円錐状や角錐 状であってもよい。また、このとき少なくともゲート電 極101bの端部にテーパー部が形成されるようにエッ 20 チングする。

【0059】ゲート電極を含むゲート配線101b、第 1の導電層101c、容量配線101d、及び端子10 1 aは、アルミニウム (A1) や銅 (Cu) などの低抵 抗導電性材料で形成することが望ましいが、A1単体で は耐熱性が劣り、また腐蝕しやすい等の問題点があるの で耐熱性導電性材料と組み合わせて形成する。また、低 抵抗導電性材料としてAgPdCu合金を用いてもよ い。耐熱性導電性材料としては、チタン(Ti)、タン タル (Ta)、タングステン(W)、モリブデン(M 30 o)、クロム(Cr)、Nd(ネオジム)から選ばれた 元素、または前記元素を成分とする合金か、前記元素を 組み合わせた合金膜、または前記元素を成分とする窒化 物で形成する。例えば、TiとCuの積層、TaNとC uとの積層が挙げられる。また、Ti、Si、Cr、N d等の耐熱性導電性材料と組み合わせて形成した場合、 平坦性が向上するため好ましい。また、このような耐熱 性導電性材料のみ、例えばMoとWを組み合わせて形成 しても良い。

【0060】液晶表示装置を実現するためには、ゲート 電極およびゲート配線は耐熱性導電性材料と低抵抗導電 性材料とを組み合わせて形成することが望ましい。この 場合の適した組み合わせを説明する。

【0061】画面サイズが5型程度までなら耐熱性導電 性材料の窒化物から成る導電層(A)と耐熱性導電性材 料から成る導電層(B)とを積層した二層構造とする。 導電層(B)はAl、Cu、Ta、Ti、W、Nd、C rから選ばれた元素、または前記元素を成分とする合金 か、前記元素を組み合わせた合金膜で形成すれば良く、 導電層(A)は窒化タンタル(TaN)膜、窒化タング 【0057】図2(A)において、透光性を有する基板 50 ステン(WN)膜、窒化チタン(TiN)膜などで形成 する。例えば、導電層(A)としてCr、導電層(B)としてNdを含有するAlとを積層した二層構造とすることが好ましい。導電層(A)は $10\sim100$ nm(好ましくは $20\sim50$ nm)とし、導電層(B)は $200\sim400$ nm(好ましくは $250\sim350$ nm)とする。

【0062】一方、大画面に適用するには耐熱性導電性 材料から成る導電層(A)と低抵抗導電性材料から成る 導電層(B)と耐熱性導電性材料から成る導電層(C) とを積層した三層構造とすることが好ましい。低抵抗導 10 電性材料から成る導電層(B)は、アルミニウム(A 1)を成分とする材料で形成し、純A1の他に、0.0 1~5atomic%のスカンジウム(Sc)、Ti、Nd、 シリコン (Si) 等を含有するAlを使用する。導電層 (C) は導電層(B) のA1にヒロックが発生するのを 防ぐ効果がある。導電層(A)は10~100nm(好 ましくは20~50nm) とし、導電層(B) は200 ~400nm (好ましくは250~350nm) とし、 導電層(C)は10~100nm(好ましくは20~5 0 nm)とする。本実施例では、Tiをターゲットとし たスパッタ法により導電層(A)をTi膜で50nmの厚 さに形成し、A1をターゲットとしたスパッタ法により 導電層(B)をA1膜で200mmの厚さに形成し、Ti をターゲットとしたスパッタ法により導電層(C)をT i 膜で50mmの厚さに形成した。

【0063】次いで、絶縁膜102aを全面に成膜する。絶縁膜102aはスパッタ法を用い、膜厚を50~200nmとする。

【0064】例えば、絶縁膜102aとして窒化シリコン膜を用い、150nmの厚さで形成する。勿論、ゲー 30ト絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。

【0065】次に、絶縁膜102a上に50~200nm(好ましくは100~150nm)の厚さで非晶質半導体膜103aを、プラズマCVD法やスパッタ法などの公知の方法で全面に形成する(図示せず)。代表的に 40は、シリコンのターゲットを用いたスパッタ法で非晶質シリコン (a-Si) 膜を100nmの厚さに形成する。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜($Si_rGe_{(1-1)}$ 、(0<X<1))、非晶質シリコンカーバイト(Si_rC_r)などの非晶質構造を有する化合物半導体膜を適用することも可能である。

【0066】次に、一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜104aを20~80nmの厚さで形成する。一導電型(n型またはp

型)を付与する不純物元素を含む第2の非晶質半導体膜(以下、n型半導体膜とも呼ぶ)は、プラズマCVD法やスパッタ法などの公知の方法で全面に形成する。本実施例では、リン (P) が添加されたシリコンターゲットを用いてn型の不純物元素を含有するn型半導体膜106を形成した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、n型を付与する不純物元素を含むn型半導体膜を水素化微結晶シリコン膜(μ c - S i i i i 形成しても良い。

【0067】次に、金属材料からなる第2の導電膜105aをスパッタ法や真空蒸着法で形成する。第2の導電膜105aの材料としては、n型半導体膜104aとオーミックコンタクトのとれる金属材料であれば特に限定されず、A1、Cr、Ta、Tiから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、第2の導電膜105aとして、50~150mの厚さで形成したTi膜と、そのTi膜上に重ねてTルミ 20 二ウム (A1) を300~400mの厚さで形成し、さらにその上にTi膜を100~150mの厚さで形成した。(図2(A))

【0068】絶縁膜102a、非晶質半導体膜103a、n型を付与する不純物元素を含むn型半導体膜104a、及び第2の導電膜105aはいずれも公知の方法で作製するものであり、プラズマCVD法やスパッタ法で作製することができる。本実施例では、これらの膜(102a、103a、104a、105a)をスパッタ法で、ターゲット及びスパッタガスを適宜切り替えることにより連続的に形成した。この時、スパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。

【0069】次に、第2のフォトリソグラフィー工程を 行い、レジストマスク106を形成し、エッチングによ り不要な部分を除去して配線(後の工程によりソース配 線及びドレイン電極となる) 105 bを形成する。この 際のエッチング方法としてウエットエッチングまたはド ライエッチングを用いる。この時、第2の導電膜105 a、n型を付与する不純物元素を含むn型半導体膜10 4 a、及び非晶質半導体膜103 aが順次、レジストマ スク106をマスクとしてエッチングされ、画素TFT 部においては、第2の導電膜からなる配線105b、n 型を付与する不純物元素を含むn型半導体膜104b、 及び非晶質半導体膜103bがそれぞれ形成される。本 実施例では、SiC1,とC1,とBC1,の混合ガスを 反応ガスとしたドライエッチングにより、Ti膜とAl 膜とTi膜を順次積層した第2の導電膜105aをエッ 50 チングし、反応ガスをCF,とO,の混合ガスに代えて非

晶質半導体膜103a及びn型を付与する不純物元素を 含む n型半導体膜104 aを選択的に除去した。 (図2 (B)) また、画素部の表示領域となる部分には、半導 体層103c、n型半導体層104c、第2の導電層1 05cとの積層物が形成される。また、容量部において は容量配線101dと絶縁膜102aを残し、同様に端 子部においても、端子101aと絶縁膜102aが残 る。

【0070】次に、レジストマスク106を除去した 後、シャドーマスクを用いてレジストマスクを形成し、 端子部のパッド部分を覆っている絶縁膜102aを選択 的に除去して絶縁膜102bを形成した後、レジストマ スクを除去する。(図2(D))また、シャドーマスク に代えてスクリーン印刷法によりレジストマスクを形成 してエッチングマスクとしてもよい。

【0071】また、第2のフォトリソグラフィー工程に より、画素部の表示領域となる部分には、第1の導電層 101c、絶縁膜102bと、半導体層103c、n型 半導体層104c、第2の導電層105cとの積層物か らなる凸部107が形成される。図2(B)に示したよ うに、第2のフォトリソグラフィー工程時のエッチング 条件によって、凸部107のエッチング断面が階段状に なっており、基板100に向けて徐々に断面寸法が大き くなっている。

【0072】次に、全面に反射性を有する導電膜からな る第3の導電膜108aを成膜する。(図3(A))第 3の導電膜108aとしては、A1、Ag等の反射性を 有する材料を用いればよい。

【0073】次に、第3のフォトリソグラフィー工程を り不要な部分を除去して非晶質半導体膜103e、ソー ス領域104e及びドレイン領域104f、ソース電極 105e及びドレイン電極105f、画素電極108d を形成する。(図3(B))

【0074】この第3のフォトリソグラフィー工程は、 第3の導電膜108aをパターニングすると同時に、配 線105bとn型を付与する不純物元素を含むn型半導 体膜104bと非晶質半導体膜103bの一部をエッチ ングにより除去して開孔を形成する。なお、この第3の フォトリソグラフィー工程において、実施者が反応ガス 40 を適宜選択してドライエッチングのみで行ってもよい し、反応溶液を適宜選択してウエットエッチングのみで 行ってもよいし、ドライエッチングとウエットエッチン グを使い分けて行ってもよい。

【0075】また、上記開孔の底部は非晶質半導体膜に 達しており、凹部を有する非晶質半導体膜103eが形 成される。この開孔によって配線105bはソース配線 105eとドレイン電極105fに分離され、n型を付 与する不純物元素を含むn型半導体膜104はソース領 域104eとドレイン領域104fに分離される。ま

た、ソース配線と接する第3の導電膜108cは、ソー ス配線を覆い、後の製造工程、特にラビング処理で生じ る静電気を防止する役目を果たす。本実施例では、ソー ス配線上に第3の導電膜108cを形成した例を示した が、第3の導電膜108cを除去してもよい。

【0076】また、この第3のフォトリソグラフィーエ 程において、容量部における絶縁膜102bを誘電体と して、容量配線101dと画素電極108dとで保持容 量が形成される。

10 【0077】また、凸部107上に画素電極108dが 形成されるので、画素電極108dの表面に凹凸を持た せて光散乱性を図ることができる。なお、図6に画素部 の上面図の一例を示した。なお、図2及び図3に対応す る部分には同じ符号を用いている。

【0078】また、この第3のフォトリソグラフィーエ 程において、レジストマスク109で覆い、端子部に形 成された導電膜からなる第3の導電膜108bを残す。

【0079】こうして3回のフォトリソグラフィー工程 により、3枚のフォトマスクを使用して、逆スタガ型の nチャネル型TFTを有する画素TFT部、保持容量を 完成させることができる。

【0080】なお、図6に画素上面図の一例を示した が、図6においては、容量配線101dと画素電極が重 なる領域も表示領域となるため、容量配線101dと絶 縁膜102bと半導体層、n型半導体層、第2の導電層 との積層物によって画素電極の表面に凸凹を形成してい る。また、図2~図4に対応する部分には同じ符号を用 いた。

【0081】従来では、凸凹部を形成する工程を増やす 行い、レジストマスク109を形成し、エッチングによ 30 必要があったが、本実施例はTFTと同時に凸部を作製 するため、全く工程を増やすことなく画素電極に凸凹部 を形成することができた。

> 【0082】こうして、これらを個々の画素に対応して マトリクス状に配置して画素部を構成することによりア クティブマトリクス型の電気光学装置を作製するための 一方の基板とすることができた。本明細書では便宜上こ のような基板をアクティブマトリクス基板と呼ぶ。

> 【0083】次に、アクティブマトリクス基板の画素部 のみに配向膜110を選択的に形成する。配向膜110 を選択的に形成する方法としては、スクリーン印刷法を 用いてもよいし、配向膜を塗布後、シャドーマスクを用 いてレジストマスクを形成して除去する方法を用いても よい。通常、液晶表示素子の配向膜にはポリイミド樹脂 が多く用いられている。

【0084】次に、配向膜110にラピング処理を施し て液晶分子がある一定のプレチルト角を持って配向する ようにする。

【0085】次いで、対向基板112を用意する。対向 基板112上に着色層113、114、平坦化膜115 50 を形成する。赤色の着色層113と青色の着色層114

とを一部重ねて、第2遮光部を形成する。なお、図4で は図示しないが、赤色の着色層と緑色の着色層とを一部 重ねて、第1遮光部を形成する。

【0086】次いで、対向電極116を画素部に形成し、対向基板の全面に配向膜117を形成し、ラビング処理を施して、液晶分子がある一定のプレチルト角を持って配向するようにする。

【0087】次いで、アクティブマトリクス基板と、対向基板112とを柱状または球状スペーサで基板間隔を保持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に液晶材料111を注入する。液晶材料111には公知の液晶材料を用いれば良い。液晶材料を注入した後、注入口は樹脂材料で封止する。

【0088】次に、端子部の入力端子101aにフレキシブルプリント配線板(Fiexible Printed Circuit: FPC)を接続する。FPCはポリイミドなどの有機樹脂フィルム118に銅配線119が形成されていて、異方性導電性接着剤で入力端子を覆う第3の導電膜と接続する。異方性導電性接着剤は接着剤120と、その中に混20入され金などがメッキされた数十~数百μm径の導電性表面を有する粒子121により構成され、この粒子121が入力端子101a上の第3の導電膜108bと銅配線119とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層122を設ける。

【0089】図5はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板210上には画素部211が設けられ、画素部にはゲート配線208とソース配線207が交差して形成され、これに接続す 30るnチャネル型TFT201が各画素に対応して設けられている。nチャネル型TFT201のドレイン側には画素電極108b及び保持容量202が接続し、保持容量202のもう一方の端子は容量配線209に接続している。nチャネル型TFTと保持容量の構造は図4で示すnチャネル型TFTと保持容量とそれぞれ同じものとする。

【0090】基板の一方の端部には、走査信号を入力する入力端子部205が形成され、接続配線206によってゲート配線208に接続している。また、他の端部には画像信号を入力する入力端子部203が形成され、接続配線204によってソース配線207に接続している。ゲート配線208、ソース配線207、容量配線209は画素密度に応じて複数本設けられるものである。また、画像信号を入力する入力端子部212と接続配線213を設け、入力端子部203と交互にソース配線と接続させても良い。入力端子部203、205、212はそれぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。

【0091】 [実施例2] 図7は液晶表示装置の実装方 50

法の一例である。液晶表示装置は、TFTが作製された基板301の端部には、入力端子部302が形成され、これは実施例1で示したようにゲート配線と同じ材料で形成される端子303で形成される。そして、対向基板304とスペーサ306を内包するシール剤305により貼り合わされ、さらに偏光板307が設けられている。そして、スペーサ322によって筐体321に固定される。

【0092】なお、実施例1により得られる非晶質シリ コン膜で活性層を形成したTFTは、電界効果移動度が 小さく1cm²/Vsec程度しか得られていない。そのため に、画像表示を行うための駆動回路はICチップで形成 され、TAB (tape automatedbonding) 方式やCOG (chip on glass) 方式で実装されている。本実施例で は、ICチップ313に駆動回路を形成し、TAB方式 で実装する例を示す。これにはフレキシブルプリント配 線板 (Flexible Printed Circuit: FPC) が用いら れ、FPCはポリイミドなどの有機樹脂フィルム309 に銅配線310が形成されていて、異方性導電性接着剤 で入力端子302と接続する。入力端子は配線303上 に接して設けられた導電膜である。異方性導電性接着剤 は接着剤311と、その中に混入され金などがメッキさ れた数十~数百µm径の導電性表面を有する粒子312 により構成され、この粒子312が入力端子302と銅 配線310とに接触することにより、この部分で電気的 な接触が形成される。そしてこの部分の機械的強度を高 めるために樹脂層318が設けられている。

【0093】ICチップ313はバンプ314で銅配線310に接続し、樹脂材料315で封止されている。そして銅配線310は接続端子316でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板317に接続されている。ここで示す反射型液晶表示装置は、外部からの光量が少ない場合でも、光導光板320を利用して光源からの光を導いて表示可能としたもの、即ちフロントライトを備えた反射型液晶表示装置では対向基板304にLED光源319と拡散板323と光導光板320が設けられている。

【0094】[実施例3] 図8はCOG方式を用いて、電気光学装置の組み立てる様子を模式的に示す図である。第1の基板には画素領域803、外部入出力端子804、接続配線805が形成されている。点線で囲まれた領域は、走査線側のI C チップ貼り合わせ領域802 である。第2 の基板808 には対向電極809が形成され、シール材810で第1 の基板800 と貼り合わせる。シール材810 の内側には液晶が封入され液晶層811を形成する。第1 の基板と第2 の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には $3\sim8$ μ m、スメチック液晶の場合には $1\sim4$ μ mとする。

【0095】 I Cチップ806、807は、データ線側

と走査線側とで回路構成が異なる。ICチップは第1の基板に実装する。外部入出力端子804には、外部から電源及び制御信号を入力するためのFPC(フレキシブルプリント配線板:Flexible Printed Circuit)812を貼り付ける。FPC812の接着強度を高めるために補強板813を設けても良い。こうして電気光学装置を完成させることができる。ICチップは第1の基板に実装する前に電気検査を行えば電気光学装置の最終工程での歩留まりを向上させることができ、また、信頼性を高めることができる。

[0096] また、ICチップを第1の基板上に実装する方法は、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図9にその一例を示す。図9(A)は第1の基板901にICチップ908が異方性導電材を用いて実装する例を示している。第1の基板901上には画素領域902、引出線906、接続配線及び入出力端子907が設けられている。第2の基板はシール材904で第1の基板901と接着されており、その間に液晶層905が設けられている。

【0097】また、接続配線及び入出力端子9070一方の端にはFPC912が異方性導電材で接着されている。異方性導電材は樹脂915と表面にAuなどがメッキされた数十~数百 μ m径の導電性粒子914から成り、導電性粒子914により接続配線及び入出力端子907とFPC912に形成された配線913とが電気的に接続されている。IC チップ908 も同様に異方性導電材で第10 基板に接着され、樹脂911中に混入された導電性粒子910 により、IC チップ908 に設けられた入出力端子909 と引出線906 または接続配線及 30 び入出力端子907 と電気的に接続されている。

【0098】また、図9(B)で示すように第1の基板にICチップを接着材916で固定して、Auワイヤ917によりスティックドライバの入出力端子と引出線または接続配線とを接続しても良い。そして樹脂918で封止する。

【0099】ICチップの実装方法は図8及び図9を基にした方法に限定されるものではなく、ここで説明した以外にも公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることが可能である。

【0100】本実施例は実施例1または実施例2と組み合わせることが可能である。

【0101】 [実施例4] 本実施例では、作製工程数を増やすことなく、表面に凸凹を有する画素電極を形成する例を示す。なお、簡略化のため、実施例1と異なる点についてのみ以下に説明する。

【0102】本実施例は、図11に示すように、第1の 導電層1101a、1101bを形成し、絶縁膜110 2を形成した後、絶縁膜1102上に第1の導電層11 01a、1101bとは異なるピッチで非晶質半導体 膜、n型を付与する不純物元素を含むn型半導体膜、及び第2の導電膜からなる積層物1103を形成した例である。

【0103】第1の導電層1101a、1101bは、マスク数を増やすことなく実施例1のマスクを変更することにより形成することができる。実施例1のゲート電極1100形成時の第1のマスクを変更して第1の導電層1101a、1101bを形成する。さらに実施例1の第2のマスクを変更して、積層物1103を形成す10る。

【0104】こうすることにより、作製工程数を増やすことなく、画素電極1104の表面に形成される凹凸の大きさを異ならせるとともに、配置をランダムにすることができ、さらに反射光を散乱させることができる。

【0105】なお、本実施例は、実施例1乃至3のいずれか一と自由に組み合わせることができる。

【0106】 [実施例5] 本実施例では、作製工程数を 増やすことなく、表面に凸凹を有する画素電極を形成す る例を示す。なお、簡略化のため、実施例1と異なる点 20 についてのみ以下に説明する。

【0107】本実施例は、図12に示すように、高さの 異なる凸部1201、1202を形成した例である。

【0108】凸部1201、1202は、マスク数を増やすことなく実施例7のマスクを変更することにより形成することができる。本実施例では、図12に示すように、ゲート電極のパターニングの際、凸部1202において第1の導電層を形成しないマスクを用いたため、凸部1202の高さは凸部1201よりも第1の導電層の膜厚分、低くなっている。本実施例では実施例7で使用した第1の導電層のパターニングで使用するマスクを変更し、高さの異なる2種類の凸部1201、1202を表示領域となる箇所にランダムに形成した。

【0109】こうすることにより、作製工程数を増やすことなく、画素電極1200の表面に形成される凹凸の高低差を大きくすることができ、さらに反射光を散乱させることができる。

【0110】なお、本実施例は、実施例1乃至4のいずれか一と自由に組み合わせることができる。

【0111】 [実施例6] 本実施例では、保護膜を形成した例を図13に示す。なお、本実施例は、実施例1の図3(B)の状態まで同一であるので異なる点について以下に説明する。

【0112】まず、実施例1に従って図3(B)の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、スパッタ法またはプラズマCVD法で形成する酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

) 【0113】次いで、第4のフォトリソグラフィー工程

を行い、レジストマスクを形成し、エッチングにより不 要な部分を除去して、画素TFT部においては絶縁膜1 300をそれぞれ形成する。この無機絶縁膜1300 は、パッシベーション膜として機能する。また、端子部 においては、第4のフォトリソグラフィー工程により薄 い無機絶縁膜1300を除去して、端子部の端子101 a上に形成された導電膜からなる第3の導電膜を露呈さ せる。

【0114】こうして本実施例では、4回のフォトリソ グラフィー工程により、4枚のフォトマスクを使用し て、無機絶縁膜で保護された逆スタガ型のnチャネル型 TFT、保持容量を完成させることができる。そして、 これらを個々の画素に対応してマトリクス状に配置し、 画素部を構成することによりアクティブマトリクス型の 電気光学装置を作製するための一方の基板とすることが できる。

【0115】なお、本実施例は、実施例1乃至4のいず れか一と自由に組み合わせることが可能である。

【0116】 [実施例7] 実施例1では、絶縁膜、非晶 質半導体膜、n型を付与する不純物元素を含むn型半導 20 体膜、及び第2の導電膜をスパッタ法で積層形成した例 を示したが、本実施例では、プラズマCVD法を用いた 例を示す。

【0117】本実施例では、絶縁膜、非晶質半導体膜、 及びn型を付与する不純物元素を含むn型半導体膜をプ ラズマCVD法で形成した。

【0118】本実施例では、絶縁膜として酸化窒化シリ コン膜を用い、プラズマCVD法により150nmの厚 さで形成する。この時、プラズマCVD装置において、 電源周波数13~70MHz、好ましくは27~60M 30 Hzで行えばよい。電源周波数27~60MHzを使う ことにより緻密な絶縁膜を形成することができ、ゲート 絶縁膜としての耐圧を高めることができる。また、Si H, とNH, にN, Oを添加させて作製された酸化窒化シ リコン膜は、膜中の固定電荷密度が低減されているの で、この用途に対して好ましい材料となる。勿論、ゲー ト絶縁膜はこのような酸化窒化シリコン膜に限定される ものでなく、酸化シリコン膜、窒化シリコン膜、酸化タ ンタル膜などの他の絶縁膜を用い、これらの材料から成 る単層または積層構造として形成しても良い。また、下 40 層を窒化シリコン膜とし、上層を酸化シリコン膜とする 積層構造としても良い。

【0119】例えば、酸化シリコン膜を用いる場合に は、プラズマCVD法で、オルトケイ酸テトラエチル (Tetraethyl Orthosilicate: TEOS) との,とを混 合し、反応圧力40Pa、基板温度250~350℃と し、高周波(13.56MHz)電力密度0.5~0.8W /cm²で放電させて形成することができる。このようにし て作製された酸化シリコン膜は、その後300~400 ℃の熱アニールによりゲート絶縁膜として良好な特性を 50 ック室である。11は絶縁膜102aを成膜するための

得ることができる。

【0120】また、非晶質半導体膜として、代表的に は、プラズマCVD法で水素化非晶質シリコン(a-S i:H) 膜を100nmの厚さに形成する。この時、プ ラズマCVD装置において、電源周波数13~70MH z、好ましくは27~60MHzで行えばよい。電源周 波数27~60MHzを使うことにより成膜速度を向上 することが可能となり、成膜された膜は、欠陥密度の少 ないa-Si膜となるため好ましい。その他、この非晶 10 質半導体膜には、微結晶半導体膜、非晶質シリコンゲル マニウム膜などの非晶質構造を有する化合物半導体膜を 適用することも可能である。

【0121】また、上記絶縁膜及び上記非晶質半導体膜 のプラズマCVD法による成膜において、100~10 0kHzのパルス変調放電を行えば、プラズマCVD法 の気相反応によるパーティクルの発生を防ぐことがで き、成膜においてピンホールの発生を防ぐことができる ため好ましい。

【0122】また、本実施例では、一導電型の不純物元 素を含有する半導体膜として、n型を付与する不純物元 素を含むn型半導体膜を20~80nmの厚さで形成す る。例えば、n型の不純物元素を含有するa-Si:H 膜を形成すれば良く、そのためにシラン(SiH、)に 対して0.1~5%の濃度でフォスフィン(PH₃)を 添加する。或いは、n型を付与する不純物元素を含むn 型半導体膜106に代えて水素化微結晶シリコン膜(μ c-Si:H) を用いても良い。

【0123】これらの膜は、反応ガスを適宣切り替える ことにより、連続的に形成することができる。また、プ ラズマCVD装置において、同一の反応室または複数の 反応室を用い、これらの膜を大気に晒すことなく連続し て積層させることもできる。このように、大気に曝さな いで連続成膜することで特に、非晶質半導体膜への不純 物の混入を防止することができる。

【0124】なお、本実施例は、実施例1乃至6のいず れか一と組み合わせることが可能である。

【0125】 [実施例8] 実施例1または実施例7で は、絶縁膜、非晶質半導体膜、n型を付与する不純物元 素を含むn型半導体膜、第2の導電膜を順次、連続的に 積層する例を示した。このように連続的に成膜する場合 において使用する複数のチャンバーを備えた装置の一例 を図14に示した。

【0126】図14に本実施例で示す装置(連続成膜シ ステム)の上面からみた概要を示す。図14において、 10~15が気密性を有するチャンバーである。各チャ ンバーには、真空排気ポンプ、不活性ガス導入系が配置 されている。

【0127】10、15で示されるチャンバーは、試料 (処理基板) 30をシステムに搬入するためのロードロ

第1のチャンバーである。12は非晶質半導体膜103 aを成膜するための第2のチャンバーである。13はn 型半導体膜104aを成膜するための第3のチャンバー である。14は第2の導電膜105aを成膜するための 第4のチャンバーである。また、20は各チャンバーに 対して共通に配置された試料の共通室である。

【0128】以下に動作の一例を示す。

【0129】最初、全てのチャンバーは、一度高真空状 態に真空引きされた後、さらに不活性ガス、ここでは窒 素によりパージされている状態(常圧)とする。また、 全てのゲート弁22~27を閉鎖した状態とする。

【0130】まず、処理基板は多数枚が収納された力セ ット28ごとロードロック室10に搬入される。カセッ トの搬入後、図示しないロードロック室の扉を閉鎖す る。この状態において、ゲート弁22を開けてカセット から処理基板30を1枚取り出し、ロボットアーム21 によって共通室20に取り出す。この際、共通室におい て位置合わせが行われる。なお、この基板30は実施例 1に従って得られた第1の導電層101a~101dが 形成されたものを用いた。

【0131】ここでゲート弁22を閉鎖し、次いでゲー ト弁23を開ける。そして第1のチャンパー11へ処理 基板30を移送する。第1のチャンパー内では150℃ から300℃の温度で成膜処理を行い、絶縁膜102a を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素 膜、窒化酸化珪素膜、またはこれらの積層膜等を使用す ることができる。本実施例では単層の窒化珪素膜を採用 しているが、二層または三層以上の積層構造としてもよ い。なお、ここではプラズマCVD法が可能なチャンバ ーを用いたが、ターゲットを用いたスパッタ法が可能な 30 チャンパーを用いても良い。

【0132】絶縁膜の成膜終了後、処理基板はロボット アームによって共通室に引き出され、第2のチャンバー 12に移送される。第2のチャンパー内では第1のチャ ンパーと同様に150℃~300℃の温度で成膜処理を 行い、プラズマCVD法で非晶質半導体膜103aを得 る。なお、非晶質半導体膜としては、微結晶半導体膜、 非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム 膜、またはこれらの積層膜等を使用することができる。 また、非晶質半導体膜の形成温度を350℃~500℃ 40 シラン (SiH₄) に対して0.1~5%の濃度でフォ として水素濃度を低減するための熱処理を省略してもよ い。なお、ここではプラズマCVD法が可能なチャンバ ーを用いたが、ターゲットを用いたスパッタ法が可能な チャンパーを用いても良い。

【0133】非晶質半導体膜の成膜終了後、処理基板は 共通室に引き出され、第3のチャンバー13に移送され る。第3のチャンパー内では第2のチャンパーと同様に 150℃~300℃の温度で成膜処理を行い、プラズマ CVD法でn型を付与する不純物元素(PまたはAs) を含むn型半導体膜104aを得る。なお、ここではプ 50 H,:H,=1:10~100)とフォスフィン(P

ラズマCVD法が可能なチャンバーを用いたが、ターゲ ットを用いたスパッタ法が可能なチャンパーを用いても 良い。

22

【0134】n型を付与する不純物元素を含むn型半導 体膜の成膜終了後、処理基板は共通室に引き出され、第 4のチャンバー14に移送される。第4のチャンバー内 では金属ターゲットを用いたスパッタ法で第2の導電膜 105aを得る。

【0135】このようにして四層が連続的に成膜された 10 被処理基板はロボットアームによってロードロック室1 5に移送されカセット29に収納される。

【0136】なお、図14に示した装置は一例に過ぎな いことはいうまでもない。また、本実施例は実施例1乃 至7のいずれか一と自由に組み合わせることが必要であ

【0137】 [実施例9] 実施例8では、複数のチャン バーを用いて連続的に積層する例を示したが、本実施例 では図15に示した装置を用いて一つのチャンバー内で 高真空を保ったまま連続的に積層した。

【0138】本実施例では図15に示した装置システム を用いた。図15において、40は処理基板、50は共 通室、44、46はロードロック室、45はチャンバ 一、42、43はカセットである。本実施例では基板搬 送時に生じる汚染を防ぐために同一チャンバーで積層形 成した。

【0139】本実施例は実施例1乃至7のいずれか一と 自由に組み合わせることができる。

【0140】ただし、実施例1に適用する場合には、チ ャンパー45に複数のターゲットを用意し、順次、反応 ガスを入れ替えて絶縁膜102a、非晶質半導体膜10 3 a、n型を付与する不純物元素を含むn型半導体膜1 04a、第2の導電膜105aを積層形成すればよい。 【0141】 [実施例10] 実施例1では、n型を付与 する不純物元素を含むn型半導体膜をスパッタ法で形成 した例を示したが、本実施例では、プラズマCVD法で 形成する例を示す。なお、本実施例はn型を付与する不 純物元素を含む n 型半導体膜の形成方法以外は実施例 1 と同一であるため異なる点についてのみ以下に述べる。

【0142】プラズマCVD法を用い、反応ガスとして スフィン(PH₃)を添加すれば、n型を付与する不純 物元素を含むn型半導体膜を得ることができる。

【0143】 [実施例11] 実施例10では、n型を付 与する不純物元素を含むn型半導体膜をプラズマCVD 法で形成した例を示したが、本実施例では、n型を付与 する不純物元素を含む微結晶半導体膜を用いた例を示

【0144】形成温度を80~300℃、好ましくは1 40~200℃とし、水素で希釈したシランガス (Si

H₁) との混合ガスを反応ガスとし、ガス圧を0.1~ 10Torr、放電電力を10~300mW/cm²と することで微結晶珪素膜を得ることができる。また、こ の微結晶珪素膜成膜後にリンをプラズマドーピングして 形成してもよい。

【0145】 [実施例12] 上記各実施例1乃至11の いずれか一を実施して形成されたボトムゲート型TFT は様々な電気光学装置(アクティブマトリクス型液晶デ ィスプレイ、アクティブマトリクス型ECディスプレ を表示部に組み込んだ電子機器全てに本願発明を実施で きる。

【0146】その様な電子機器としては、ビデオカメ ラ、デジタルカメラ、ヘッドマウントディスプレイ**(ゴ** ーグル型ディスプレイ)、カーナビゲーション、カース テレオ、パーソナルコンピュータ、携帯情報端末(モバ イルコンピュータ、携帯電話または電子書籍等) などが 挙げられる。それらの一例を図16及び図17に示す。

【0147】図16(A)はパーソナルコンピュータで あり、本体2001、画像入力部2002、表示部20 20 03、キーボード2004等を含む。本発明を表示部2 003に適用することができる。

【0148】図16(B)はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6等を含む。本発明を表示部2102に適用することが

【0149】図16(C)はモバイルコンピュータ(モ ービルコンピュータ)であり、本体2201、カメラ部 2202、受像部2203、操作スイッチ2204、表 30 示部2205等を含む。本発明は表示部2205に適用 できる。

【0150】図16(D)はゴーグル型ディスプレイで あり、本体2301、表示部2302、アーム部230 3等を含む。本発明は表示部2302に適用することが できる。

【0151】図16(E)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2401、表示部2402、スピーカ部240 3、記録媒体2404、操作スイッチ2405等を含 む。なお、このプレーヤーは記録媒体としてDVD(D igtial Versatile Disc), CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ トを行うことができる。本発明は表示部2402に適用 することができる。

【0152】図16(F)はデジタルカメラであり、本 体2501、表示部2502、接眼部2503、操作ス イッチ2504、受像部(図示しない)等を含む。本願 発明を表示部2502に適用することができる。

【0153】図17(A)は携帯電話であり、本体29 01、音声出力部2902、音声入力部2903、表示 部2904、操作スイッチ2905、アンテナ2906 等を含む。本願発明を表示部2904に適用することが できる。

【0154】図17 (B) は携帯書籍(電子書籍)であ り、本体3001、表示部3002、3003、記憶媒 体3004、操作スイッチ3005、アンテナ3006 イ) に用いることができる。即ち、それら電気光学装置 10 等を含む。本発明は表示部3002、3003に適用す ることができる。

> 【0155】図17 (C) はディスプレイであり、本体 3101、支持台3102、表示部3103等を含む。 本発明は表示部3103に適用することができる。本発 明のディスプレイは特に大画面化した場合において有利 であり、対角10インチ以上(特に30インチ以上)の ディスプレイには有利である。

【0156】以上の様に、本願発明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。また、本実施例の電子機器は実施例1~11のど のような組み合わせからなる構成を用いても実現するこ とができる。

[0157]


【発明の効果】本発明により、3回のフォトリソグラフ ィー工程により、3枚のフォトマスクを使用して、逆ス タガ型のnチャネル型TFT及びを有する画素TFT 部、凸凹を表面に有する画素電極及び保持容量を備えた 電気光学装置を実現することができる。

【図面の簡単な説明】


- 画素電極における凸部の曲率半径 r を示す 【図1】 図。
 - 【図2】 AM-LCDの作製工程を示す図。
 - 【図3】 AM-LCDの作製工程を示す図。
 - 【図4】 AM-LCDの作製工程を示す図。
 - [図5] AM-LCDの外観図を示す図。
 - [図6] 画素上面図を示す図。
 - [図7] COG方式の断面図を示す図。
 - COG方式の外観図を示す図。 [図8]
 - 【図9】 COG方式の断面図を示す図。
 - 【図10】 凸部の上面図。


40

- 【図11】 AM-LCDの断面図を示す図。
- 【図12】 AM-LCDの断面図を示す図。
- AM-LCDの断面図を示す図。 【図13】
- 【図14】 マルチチャンバー成膜装置を示す図。
- 【図15】 シングルチャンバー成膜装置を示す図。
- 電子機器の一例を示す図。 【図16】
- 【図17】 電子機器の一例を示す図。




画素電極の凸部の曲率半径 r を示す図







【図2】





【図3】






[図6]






【図8】





800:第1の基板、801: I Cチップ貼り合わせ領域 ヴータ線)、802: I Cチップ貼り合わせ領域(走査線)、803:画素領域、804:入力端子、805:接続配線、806、807: I Cチップ、808:第2の基板、809:共通電極、810:シール材、811:液晶、812:FPC、813:補強板

【図15】 【図14】 45 チャンパー 第2のチャンパー12 第3のチャンパー13 -50 共通室 ロボットアーム21 カセット28 마-ドロック室10 第4のチャンパー14 46 ロードロック室 44 ロードロック室 ロード ロック室 15

【図9】









2902 音声出力部

【図16】



【図17】



フロントページの続き

H 0 1 L 29/786

21/336

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

HO1L 29/78

6 1 2 D 6 1 9 B

627B

Fターム(参考) 2H091 FA02Y FA08X FA16Y FB08 FC02 FC26 GA13 LA16 LA19 LA20 2H092 GA25 GA42 JA26 JB07 JB08

KA05 MA05 MA08 MA17 MA37

NA27 PA08 PA12

5C094 AA43 BA03 BA43 CA19 CA24

DA14 DA15 DB04 EA04 EA07

FB12 FB14 FB15 GB10

5F033 GG04 HH08 HH10 HH11 HH14

HH17 HH18 HH19 HH20 HH21

HH32 HH33 HH34 MM05 PP12

PP15 VV15 XX01 XX10 XX16

5F110 AA16 AA26 BB01 CC07 DD01

DD02 DD03 EE01 EE02 EE03

EE04 EE06 EE14 EE15 EE23

EE44 FF01 FF02 FF03 FF04

FF09 FF28 FF30 FF36 GG01

GG02 GG03 GG14 GG15 GG25

GG43 GG45 HK02 HK03 HK04

HK06 HK09 HK15 HK16 HK22

HK25 HK33 HK35 HK39 NN03

NN22 NN23 NN24 NN34 NN35

NN72 NN73 QQ01 QQ04 QQ08

QQ09